加州山景城2019年11月12日 /美通社/ --
重點(diǎn)：
新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）近日宣布與臺(tái)積公司(TSMC)達(dá)成合作，在其5奈米 FinFET 強(qiáng)化版（N5P）制程技術(shù)上開(kāi)發(fā)一系列廣泛的DesignWare®接口IP核、邏輯庫(kù)、嵌入式存儲(chǔ)器和一次性可編程非易失性存儲(chǔ)器(NVM)IP核。依托臺(tái)積公司5奈米（N5）制程開(kāi)發(fā)的DesignWare IP核解決方案，設(shè)計(jì)人員能夠在移動(dòng)和云計(jì)算設(shè)計(jì)方面實(shí)現(xiàn)性能、密度和功耗目標(biāo)。此次合作進(jìn)一步強(qiáng)化了兩家公司長(zhǎng)期合作關(guān)系，為設(shè)計(jì)人員提供降低風(fēng)險(xiǎn)、實(shí)現(xiàn)芯片差異化和加快產(chǎn)品上市所需的高質(zhì)量IP核。
臺(tái)積公司設(shè)計(jì)基礎(chǔ)架構(gòu)管理部高級(jí)總監(jiān)Suk Lee 表示：“近20年來(lái)，臺(tái)積公司一直與新思科技緊密合作，在最先進(jìn)的工藝上提供經(jīng)驗(yàn)證的廣泛DesignWare IP核，幫助共同客戶(hù)加快推出產(chǎn)品。我們對(duì)此次合作成果感到非常滿(mǎn)意，它令設(shè)計(jì)人員能夠加快其先進(jìn)的移動(dòng)和云計(jì)算芯片項(xiàng)目的進(jìn)度，同時(shí)獲得臺(tái)積公司最新業(yè)界領(lǐng)先制程技術(shù)所帶來(lái)的全面性能和功耗優(yōu)勢(shì)，。”
新思科技解決方案事業(yè)部營(yíng)銷(xiāo)副總裁John Koeter 表示：“作為接口IP核的領(lǐng)先供應(yīng)商，新思科技持續(xù)在最新工藝技術(shù)開(kāi)發(fā)高質(zhì)量IP核方面進(jìn)行重大投資，讓設(shè)計(jì)人員能夠獲得性能、功耗和面積優(yōu)勢(shì)，實(shí)現(xiàn)芯片差異化。我們與臺(tái)積公司合作利用N5P制程開(kāi)發(fā)新思科技DesignWare IP核，幫助設(shè)計(jì)人員實(shí)現(xiàn)其積極的設(shè)計(jì)目標(biāo)并加快項(xiàng)目進(jìn)度?！?/p>
上市
基于臺(tái)積公司N5P制程上開(kāi)發(fā)的DesignWare接口和基礎(chǔ)IP核定于2019年第四季度推出。
新思科技DesignWare IP簡(jiǎn)介
新思科技是面向芯片設(shè)計(jì)提供高質(zhì)量硅驗(yàn)證IP解決方案的領(lǐng)先供應(yīng)商。新思科技廣泛的DesignWare IP組合包括邏輯庫(kù)、嵌入式存儲(chǔ)器、嵌入式測(cè)試、模擬IP、有線和無(wú)線接口IP、安全I(xiàn)P、嵌入式處理器和子系統(tǒng)。為了加速原型設(shè)計(jì)、軟件開(kāi)發(fā)以及將IP整合進(jìn)芯片，新思科技IP Accelerated計(jì)劃提供IP原型設(shè)計(jì)套件、IP軟件開(kāi)發(fā)套件和IP子系統(tǒng)。新思科技對(duì)IP質(zhì)量的廣泛投資、全面的技術(shù)支持以及強(qiáng)大的IP開(kāi)發(fā)方法使設(shè)計(jì)人員能夠降低整合風(fēng)險(xiǎn)，并加快上市時(shí)間。垂詢(xún)新思科技DesignWare IP詳情，請(qǐng)?jiān)L問(wèn)https://www.synopsys.com/zh-cn/designware-ip.html。
新思科技簡(jiǎn)介
新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）是眾多創(chuàng)新型公司的Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開(kāi)發(fā)我們?nèi)粘Ｋ蕾?lài)的電子產(chǎn)品和軟件應(yīng)用。作為全球第15大軟件公司，新思科技長(zhǎng)期以來(lái)一直是電子設(shè)計(jì)自動(dòng)化(EDA)和半導(dǎo)體IP領(lǐng)域的全球領(lǐng)導(dǎo)者，并且在軟件安全和質(zhì)量解決方案方面也發(fā)揮著越來(lái)越大的領(lǐng)導(dǎo)作用。無(wú)論您是創(chuàng)建高級(jí)半導(dǎo)體的芯片(SoC)設(shè)計(jì)人員，還是編寫(xiě)需要最高安全性和質(zhì)量的應(yīng)用程序的軟件開(kāi)發(fā)人員，新思科技都能夠提供您所需要的解決方案，幫助您推出創(chuàng)新性的、高質(zhì)量的、安全的產(chǎn)品。有關(guān)更多信息，請(qǐng)?jiān)L問(wèn)www.synopsys.com。
前瞻性聲明
本新聞稿包含1934年《證券交易法》第21E款所界定的前瞻性聲明，包括利用臺(tái)積公司N5P 制程技術(shù)開(kāi)發(fā)的DesignWare接口和基礎(chǔ)IP相關(guān)預(yù)期發(fā)布及相關(guān)效益的聲明。這些IP包括USB、DisplayPort、DDR、LPDDR、HBM、PCI Express、以太網(wǎng)、MIPI和HDMI。所有非歷史事實(shí)聲明都可能被視作前瞻性聲明。這些聲明涉及已知和未知風(fēng)險(xiǎn)、不確定性及其他因素，可能導(dǎo)致實(shí)際結(jié)果、時(shí)間表或者成果與前瞻性聲明中表述或暗示的內(nèi)容產(chǎn)生巨大差異。這些風(fēng)險(xiǎn)和不確定性包括產(chǎn)品時(shí)間表和開(kāi)發(fā)計(jì)劃，或互操作性、性能和功率問(wèn)題。有關(guān)其他可能適用的風(fēng)險(xiǎn)和不確定性，請(qǐng)參見(jiàn)新思科技最近提交的10-Q表季度報(bào)告中的“風(fēng)險(xiǎn)因素”部分。新思科技沒(méi)有義務(wù)公開(kāi)更新任何前瞻性聲明，也無(wú)責(zé)任提供真實(shí)結(jié)果與前瞻性聲明產(chǎn)生顯著差異的原因，即使未來(lái)可以獲得新的信息。
編輯聯(lián)系人：
Camille Xu
新思科技
電郵：wexu@synopsys.com
Norma Sengstock
新思科技
電郵：norma@synopsys.com
