發(fā)布針對(duì)12LP FinFET工藝的廣泛DesignWare IP組合，新思科技與GLOBALFOUNDRIES持續(xù)合作

高質(zhì)量DesignWare接口和模擬IP經(jīng)過(guò)優(yōu)化，可在人工智能、云計(jì)算和移動(dòng)芯片中實(shí)現(xiàn)高性能和低功耗

加州山景城2019年6月27日 重點(diǎn)：

• 針對(duì)GLOBALFOUNDRIES 12LP FinFET工藝的DesignWare IP組合包括多協(xié)議25G、USB 3.0和2.0、PCI Express 2.0、DDR4、LPDDR4/4X、MIPI D-PHY、SD-eMMC和ADC/DAC轉(zhuǎn)換器
• 新思科技DesignWare IP經(jīng)過(guò)優(yōu)化，可在人工智能、高端智能手機(jī)和網(wǎng)絡(luò)基礎(chǔ)設(shè)施等計(jì)算密集型應(yīng)用中實(shí)現(xiàn)高性能和低延遲
• 兩家公司經(jīng)過(guò)長(zhǎng)期合作，已成功開(kāi)發(fā)出從180納米到12納米的DesignWare IP

新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）近日宣布與GLOBALFOUNDRIES (GF)合作，針對(duì)GF的12納米領(lǐng)先性能(12LP) FinFET工藝技術(shù)，開(kāi)發(fā)覆蓋面廣泛的DesignWare^® IP組合，包括多協(xié)議25G、USB 3.0和2.0、PCI Express^® 2.0、DDR4、LPDDR4/4X、MIPI D-PHY、SD-eMMC和ADC/DAC轉(zhuǎn)換器。新思科技基于GF 12LP工藝的DesignWare IP使設(shè)計(jì)人員能夠借助GF的12LP技術(shù)，在其人工智能(AI)、云計(jì)算、移動(dòng)和消費(fèi)片上系統(tǒng)(SoC)中實(shí)現(xiàn)最新的接口和模擬IP解決方案。與前幾代FinFET相比，12LP技術(shù)在邏輯密度上提高了10%，性能提高了15%以上?；趦杉夜鹃L(zhǎng)期伙伴關(guān)系，雙方已聯(lián)手開(kāi)發(fā)出針對(duì)GF從180納米到12納米工藝的DesignWare IP。

GF生態(tài)系統(tǒng)副總裁Mark Ireland表示：“為了滿足對(duì)差異化、功能豐富的FinFET產(chǎn)品日益增長(zhǎng)的需求，我們正在與新思科技合作，在GF的工藝中提供高質(zhì)量的IP，使設(shè)計(jì)人員能夠?qū)⒉町惢a(chǎn)品推向廣泛的細(xì)分市場(chǎng)。我們的12LP工藝與3D FinFET晶體管技術(shù)和新思科技高性能DesignWare IP的結(jié)合，使我們的共同用戶能夠加速實(shí)現(xiàn)量產(chǎn)?！?/p>

新思科技IP營(yíng)銷副總裁John Koeter表示：“作為接口IP的領(lǐng)先供應(yīng)商，新思科技繼續(xù)與GF等主要代工廠合作，提供面向最新FinFET工藝技術(shù)的DesignWare IP解決方案。通過(guò)新思科技針對(duì)GF 12LP工藝的DesignWare IP組合，設(shè)計(jì)人員能夠有效地將必要的功能整合進(jìn)復(fù)雜的芯片中，同時(shí)滿足其移動(dòng)和高端計(jì)算應(yīng)用的帶寬和功耗要求。”

上市

DesignWare多協(xié)議25G PHY和 ADC/DAC轉(zhuǎn)換器IP解決方案現(xiàn)已上市。DesignWare USB 3.0和2.0、PCI Express 2.0、DDR4、LPDDR4/4X、MIPI D-PHY和SD-eMMC IP解決方案正在開(kāi)發(fā)中，計(jì)劃于2019年下半年上市。