omniture

采用先進(jìn)融合技術(shù)的IC Compiler II為瞻博網(wǎng)絡(luò)帶來最優(yōu)設(shè)計(jì)實(shí)現(xiàn)質(zhì)量,并將ECO周轉(zhuǎn)時間縮短40%以上

Synopsys, Inc.
2019-06-12 08:00 12253

瞻博網(wǎng)絡(luò)新一代網(wǎng)絡(luò)設(shè)計(jì)的功耗降低了14%,面積減少了6%

加州山景城2019年6月12日 /美通社/ --

重點(diǎn)

  • 采用先進(jìn)融合技術(shù)的IC Compiler II的超高結(jié)果質(zhì)量(QoR)使瞻博能夠?qū)崿F(xiàn)新一代網(wǎng)絡(luò)設(shè)計(jì)的積極PPA目標(biāo)
  • 先進(jìn)的設(shè)計(jì)、signoff和ECO優(yōu)化融合技術(shù)帶來超級的設(shè)計(jì)收斂效果,使ECO得出結(jié)果的時間縮短了40%以上

新思科技Synopsys, Inc.,納斯達(dá)克股票代碼:SNPS)近日宣布采用先進(jìn)融合技術(shù)的創(chuàng)新型IC Compiler? II布局布線解決方案已在瞻博網(wǎng)絡(luò)(Juniper Networks)部署,為瞻博實(shí)現(xiàn)了更好的功耗和面積結(jié)果。此外,在IC Compiler II布局布線解決方案內(nèi)執(zhí)行時,工程變更指令(ECO)周轉(zhuǎn)時間可縮短40%以上。新思科技Fusion Design Platform?的關(guān)鍵組成部分IC Compiler II和先進(jìn)融合技術(shù)通過執(zhí)行過程中的金牌signoff精確度實(shí)現(xiàn)獨(dú)特的優(yōu)化能力,從而帶來更好的結(jié)果質(zhì)量。采用先進(jìn)融合技術(shù)的設(shè)計(jì)大大提高了功耗、時序和電源網(wǎng)格signoff引擎之間的相關(guān)性,同時盡量減少設(shè)計(jì)收斂所需的ECO迭代次數(shù)。

瞻博網(wǎng)絡(luò)正在拓展對采用先進(jìn)融合技術(shù)的IC Compiler II的使用,為其由數(shù)十億個晶體管組成的新一代7納米網(wǎng)絡(luò)系統(tǒng)級芯片(SoC)設(shè)計(jì)提供所需的額外功耗和可靠性。為了節(jié)約6%的面積和14%的功耗,瞻博網(wǎng)絡(luò)部署了數(shù)項(xiàng)IC Compiler II技術(shù),如多位寄存器、低功耗布局、時鐘數(shù)據(jù)同步優(yōu)化(CCD)和基于網(wǎng)格的時鐘樹綜合等。瞻博網(wǎng)絡(luò)部署的具體的先進(jìn)融合(Advanced Fusion)技術(shù)包括使設(shè)計(jì)面積縮小了多達(dá)3%,而且不影響時序的邏輯重構(gòu),以及提高可靠性的電源網(wǎng)格增強(qiáng)功能(PGA)。在7納米流片設(shè)計(jì)的局部使用了PGA,動態(tài)壓降改善了22.5%。瞻博還評估了在有挑戰(zhàn)性的設(shè)計(jì)模塊上使用ECOFusion的情況,其得出結(jié)果的速度提高了43%,同時還節(jié)省了2%的功耗。

瞻博網(wǎng)絡(luò)ASIC負(fù)責(zé)人Narayan Subramaniam表示:“芯片是瞻博所有高性能網(wǎng)絡(luò)產(chǎn)品的核心,這些產(chǎn)品的耗電量往往超過100瓦,因此我們的主要目標(biāo)是顯著降低設(shè)計(jì)功耗。基于最新IC Compiler II和先進(jìn)融合技術(shù)的部署,幫助我們實(shí)現(xiàn)了最佳PPA,降低了面積和功耗,且不影響7納米流片的時序。此外,“開箱即用”清除signoff時序違例是我們的又一個主要目標(biāo),因此期望ECO Fusion有助于進(jìn)一步縮短得到結(jié)果的時間,同時帶來更多結(jié)果質(zhì)量的改進(jìn)?!?/p>

大約一年前發(fā)布的先進(jìn)融合技術(shù)最近得到了提升,包含了更多的優(yōu)化功能,如為實(shí)現(xiàn)最優(yōu)功耗、性能和面積(PPA)而進(jìn)行的邏輯重構(gòu)、IR電壓降驅(qū)動的布局和優(yōu)化、基于窮舉路徑分析(PBA)的PrimeTime®時延計(jì)算以及signoff精度的ECO。在IC Compiler II環(huán)境內(nèi)使用,先進(jìn)融合技術(shù)帶來了無與倫比的結(jié)果質(zhì)量和設(shè)計(jì)收斂。

新思科技芯片設(shè)計(jì)事業(yè)部高級營銷總監(jiān)Sanjay Bali說:“采用先進(jìn)融合技術(shù)的IC Compiler II提供了最好的PPA,同時證明了ECO迭代和周轉(zhuǎn)時間可以減少40%。瞻博網(wǎng)絡(luò)是提供先進(jìn)網(wǎng)絡(luò)解決方案方面的領(lǐng)導(dǎo)者,他們對采用先進(jìn)融合技術(shù)的IC Compiler II的部署是幫助以更低成本提供對環(huán)境更有利的低功耗芯片的關(guān)鍵。”

新思科技簡介

新思科技(Synopsys, Inc.,納斯達(dá)克股票代碼:SNPS)是眾多創(chuàng)新型公司的 Silicon to Software?(“芯片到軟件”)合作伙伴,這些公司致力于開發(fā)我們?nèi)粘K蕾嚨碾娮赢a(chǎn)品和軟件應(yīng)用。作為全球第15大軟件公司,新思科技長期以來一直是電子設(shè)計(jì)自動化(EDA)和半導(dǎo)體IP領(lǐng)域的全球領(lǐng)導(dǎo)者,并且在軟件安全和質(zhì)量解決方案方面也發(fā)揮著越來越大的領(lǐng)導(dǎo)作用。無論您是創(chuàng)建高級半導(dǎo)體的片上系統(tǒng)(SoC)設(shè)計(jì)人員,還是編寫需要最高安全性和質(zhì)量的應(yīng)用程序的軟件開發(fā)人員,新思科技都能夠提供您所需要的解決方案,幫助您推出創(chuàng)新性的、高質(zhì)量的、安全的產(chǎn)品。有關(guān)更多信息,請?jiān)L問 www.synopsys.com

編輯聯(lián)系人:
Camille Xu
新思科技 
電郵:wexu@synopsys.com

James Watts
新思科技
電郵:jwatts@synopsys.com

消息來源:Synopsys, Inc.
相關(guān)股票:
NASDAQ:SNPS
China-PRNewsire-300-300.png
相關(guān)鏈接:
全球TMT
微信公眾號“全球TMT”發(fā)布全球互聯(lián)網(wǎng)、科技、媒體、通訊企業(yè)的經(jīng)營動態(tài)、財(cái)報(bào)信息、企業(yè)并購消息。掃描二維碼,立即訂閱!
collection